加入收藏 | 设为首页 | 会员中心 | 我要投稿 大连站长网 (https://www.0411zz.cn/)- 科技、建站、经验、云计算、5G、大数据,站长网!
当前位置: 首页 > 教程 > 正文

DDR与DDR2有什么区别 DDR3与DDR2有什么差别

发布时间:2022-01-07 18:35:37 所属栏目:教程 来源:互联网
导读:DDR2与DDR的分别 1、速率与预取量 DDR2的实际工作频率是DDR的两倍,DDR2内存拥有两倍于标准DDR内存的4bit预期能力。 2、封装与电压 DDR封装为TSOPII,DDR2封装为FBGA; DDR的标准电压为2.5V,DDR2的标准电压为1.8V。 3、bit pre-fetch DDR为2bit pre-fetch,
DDR2与DDR的分别
 
  1、速率与预取量
 
  DDR2的实际工作频率是DDR的两倍,DDR2内存拥有两倍于标准DDR内存的4bit预期能力。
 
  2、封装与电压
 
  DDR封装为TSOPII,DDR2封装为FBGA;
 
  DDR的标准电压为2.5V,DDR2的标准电压为1.8V。
 
  3、bit pre-fetch
 
  DDR为2bit pre-fetch,DDR2为4bit pre-fetch。
 
  4、新技术的引进
 
  DDR2引入了OCD、ODT和POST
 
  (1)ODT:ODT是内建核心的终结电阻,它的功能是让DQS、RDQS、DQ和DM信号在终结电阻处消耗完,防止这些信号在电路上形成反射;
 
  (2)Post CAS:它是为了提升DDR2内存的利用效率而设定的;
 
  在没有前置CAS功能时,对其他L-Bank的寻址操作可能会因当前行的CAS命令占用地址线而延后,并使数据I/O总线出现空闲,当运用前置CAS后,消除了命令冲突并使数据I/O总线的利率提升。
 
  (3)OCD(Off-Chip Driver):离线驱动调整,DDR2通过OCD可以提升信号的完整性
 
  OCD的作用在于调整DQS与DQ之间的同步,以确保信号的完整与可靠性,OCD的主要用意在于调整I/O接口端的电压,来补偿上拉与下拉电阻值,目的是让DQS与DQ数据信号间的偏差降低到最小。调校期间,分别测验DQS高电平和DQ高电平,与DQS低电平和DQ高电平时的同步情况,如果不满足要求,则通过设定突发长度的地址线来传送上拉/下拉电阻等级,直到测验合格才退出OCD操作。
 
  DDR3与DDR2的分别
 
  1、DDR2为1.8V,DDR3为1.5V;
 
  2、DDR3采用CSP和FBGA封装,8bit芯片采用78球FBGA封装,16bit芯片采用96球FBGA封装,而DDR2则有60/68/84球FBGA封装三种规格;
 
  3、逻辑Bank数量,DDR2有4Bank和8Bank,而DDR3的起始Bank8个;
 
  4、突发长度,由于DDR3的预期为8bit,所以突发传输周期(BL,Burst Length)也固定位8,而对于DDR2和早期的DDR架构的系统,BL=4也是常用的,DDR3为此增加了一个4-bitBurst Chop(突发突变)模式,即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输,届时可通过A112位地址线来控制这一突发模式;
 
  5、寻址时序(Timing),DDR2的AL为0~4,DDR3为0、CL-1和CL-2,另外DDR3还增加了一个时序参数——写入延迟(CWD);
 
  6、点对点连接(point-to-point,p2p),这是为了提升系统性能而进行的重要改动。

(编辑:大连站长网)

【声明】本站内容均来自网络,其相关言论仅代表作者个人观点,不代表本站立场。若无意侵犯到您的权利,请及时与联系站长删除相关内容!